プロセスノード（Process Node）とは、半導体チップの製造技術世代を示す指標で、「5nm」「3nm」などのナノメートル単位で表現されます。かつてはトランジスタのゲート長を直接示していましたが、現在ではマーケティング上の世代名称としての意味合いが強く、実際の物理寸法とは必ずしも一致しません。
プロセスノードとAI半導体の関係
最先端のプロセスノードで製造されたAIチップは、トランジスタ密度が高く、同じ面積により多くの演算ユニットを搭載できます。NVIDIA H100は4nm、Blackwell B200は4nmカスタムプロセス、Google TPU v5は数nm世代で製造されています。プロセスノードの進歩がAIチップの世代間性能向上の主要な原動力です。
| ひとことで言うと | 半導体の製造技術の世代を示す呼び名（3nm、5nmなど）。 |
|---|---|
| 何を意味するか | 数字が小さいほど新しい世代で、同じ面積に多くのトランジスタを詰め込める。 |
| 注意点 | 今の「3nm」は実際の寸法ではなく、世代を示す名称にすぎない。 |
主要なプロセスノード
2024年時点で量産されている最先端は3nm（TSMCのN3/N3E）です。2nm（TSMC N2、Samsung 2nm GAA）は2025〜2026年の量産が予定されています。先端ノードに進むほど製造コストは急激に上昇し、1枚のウェハー加工コストは3nmで約2万ドルに達すると言われています。
1世代が進む7nm→5nm→3nm
▶
2トランジスタが小型化同じ面積に多く載る
▶
3性能が上がる同じ電力でより速く
▶
4消費電力が下がる同じ性能でより省電力
▶
5製造コストは増大工場投資が巨額に
ノード競争の行方
TSMCとSamsungが先端ノードの開発競争を繰り広げています。Intelも「Intel 18A」プロセスで先端への復帰を目指しています。プロセスノードの数字は各社で定義が異なるため、直接比較する際にはトランジスタ密度やPPA（Performance, Power, Area）の実測値で評価することが重要です。