半導体微細化とは、半導体チップを構成するトランジスタの寸法をより小さくする技術的取り組みです。微細化により、同じ面積のチップにより多くのトランジスタを搭載でき、演算性能の向上、消費電力の削減、コスト効率の改善を実現します。AI半導体の性能向上は、この微細化技術に大きく依存しています。
ムーアの法則と微細化の歴史
ゴードン・ムーアが1965年に提唱した「ムーアの法則」は、チップ上のトランジスタ数が約2年ごとに倍増するという経験則です。実際に数十年にわたってこの法則は概ね成立し、90nm、65nm、45nm、28nm、14nm、7nm、5nm、3nmと微細化が進んできました。しかし物理的限界に近づき、微細化のペースは鈍化しています。
| ひとことで言うと | トランジスタをより小さく作ることで、性能と効率を高めてきた技術の流れ。 |
|---|---|
| ムーアの法則 | 「集積度は約2年で2倍」という経験則。近年は鈍化している。 |
| 注意点 | 微細化が限界に近づき、チップレットや3D積層など別の手段が主流になりつつある。 |
微細化がAIに与える影響
微細化が進むと、AIチップはより多くの演算ユニットを搭載でき、クロック周波数の向上や消費電力の削減が可能になります。NVIDIA H100は4nmプロセス、Apple M4チップは3nmプロセスで製造されており、最先端の微細化技術がAI性能を直接的に支えています。
1微細化で性能向上長年の進歩の原動力
▶
2物理的な限界原子レベルに接近
▶
3コストが急増工場が数兆円規模に
▶
4別の手段へチップレット・3D積層
▶
5専用設計で伸ばす用途特化のチップ
微細化の課題と新技術
3nm以下の微細化ではGAA（Gate-All-Around）トランジスタやバックサイドPDN（Power Delivery Network）などの新しい製造技術が必要です。微細化の物理的限界に対しては、チップレット技術や3D積層など、微細化以外のアプローチも重要性を増しています。