チップレット（Chiplet）とは、従来の単一大型チップ（モノリシックチップ）を複数の小さな機能ブロック（チップレット）に分割し、高速インターコネクトで接続するチップ設計手法です。AI半導体の大規模化と製造コスト抑制を両立する技術として注目されています。
チップレットのメリット
チップレットアーキテクチャには複数の利点があります。大型チップを小さなダイに分割することで製造歩留まりが向上し、コストを削減できます。異なるプロセスノードのチップレットを組み合わせられるため、演算チップは最先端ノード、I/Oチップは成熟ノードで製造するなどの最適化が可能です。また、チップレットの再利用により開発期間を短縮できます。
| ひとことで言うと | 大きな1枚のチップの代わりに、小さなチップを複数組み合わせて作る方式。 |
|---|---|
| 何がうれしいか | 不良率が下がって歩留まりが改善し、部分ごとに最適な製造技術を選べる。 |
| 注意点 | チップ間の接続技術が鍵。設計の難易度は上がる。 |
AI向けチップレットの実例
AMD EPYC（サーバーCPU）やMI300X（AI GPU）はチップレットアーキテクチャを採用しています。MI300Xは複数のCDNA 3演算ダイとHBM3ダイを1パッケージに統合しています。Intel Ponte Vecchioも複数のチップレットを組み合わせたタイルアーキテクチャを採用しています。
1大型チップ1か所の欠陥で全部無駄
▶
2小片に分けて製造不良の影響が小さい
▶
3良品だけ選別歩留まりが改善
▶
4組み合わせて1つに高速接続でつなぐ
▶
5コストを抑える柔軟な構成も可能
チップレット間接続技術
チップレット間の通信には、UCIe（Universal Chiplet Interconnect Express）などの標準化された接続規格が開発されています。2.5D（シリコンインターポーザ）や3D（ダイ積層）のパッケージング技術により、チップレット間を高帯域・低レイテンシで接続します。チップレット技術は半導体微細化の限界を超える設計手法として、今後のAIチップ設計の主流になると予想されています。